El 8 de septiembre, TSMC y ASML anunciaron el inicio de una colaboración sectorial para migrar las fotomáscaras utilizadas en los sistemas High NA EUV del formato actual de 6 pulgadas a 12 pulgadas. Los objetivos quedaron claramente definidos: aumentar el rendimiento de los equipos, reducir el coste de fabricación de chips y eliminar la limitación del stitching.
El calendario tiene tres hitos. En 2030, TSMC planea llevar el High NA a la fabricación de alto volumen en nodos avanzados; en 2031 se establecerá una línea piloto para máscaras de 12 pulgadas; y en 2033 los sistemas de litografía High NA de 12 pulgadas entrarán en la producción de nodos avanzados.
Qué es la limitación del stitching
El punto de partida técnico de todo esto es que el campo de exposición de las máquinas High NA es la mitad de grande que el de la generación anterior.
La apertura numérica, elevada a 0,55, aporta una resolución más fina, pero a costa de que el área cubierta en cada exposición se reduzca a la mitad. Esto afecta poco a chips como los SoC de smartphones, pero es un problema real para los aceleradores de IA, cuya área a menudo se acerca o incluso supera el límite de la máscara: el chip debe dividirse en dos partes, exponerse por separado y luego unirse, lo que se conoce como stitching. Este proceso introduce errores de alineación y complica a la vez el diseño y el rendimiento (yield).
La máscara de 12 pulgadas amplía el área utilizable, lo que en la práctica empuja esta limitación más adelante en el tiempo. El presidente y CEO de ASML, Christophe Fouquet, describió en el comunicado una hoja de ruta gradual:
"We expect High NA EUV adoption to gradually increase, first using existing 6-inch masks, followed by further support from 12-inch masks."
Por su parte, la declaración del presidente y CEO de TSMC, C.C. Wei, se centró en la colaboración en sí: la idea de que, cuando el sector une fuerzas para resolver un problema complejo, se abren posibilidades que una sola empresa no podría alcanzar por sí misma.
Cómo se hacen las cuentas
Cambiar el tamaño de la máscara no es tan sencillo como sustituir una placa de vidrio. El sustrato de la máscara, los equipos de escritura, los equipos de inspección y reparación, las cajas de retículas y los mecanismos de transporte dentro de las máquinas: toda la cadena de suministro asociada debe rehacerse, lo que explica por qué la línea piloto no llegará hasta 2031.
El ahorro viene de dos frentes. Uno es el ahorro en costes de diseño y de rendimiento (yield) al desaparecer el stitching, algo más evidente en los chips grandes; el otro es el rendimiento de los equipos, ya que el mismo número de exposiciones cubre una superficie mayor, reduciendo el tiempo de máquina por oblea. Según la información pública disponible, ninguna de las dos partes ha dado cifras concretas para estos dos ahorros: ni ASML ni TSMC han cuantificado el alcance.
Lo que conviene vigilar son los tres años entre 2030 y 2033 (calculado a grandes rasgos por la diferencia entre los dos hitos anunciados). TSMC afirma que usará el High NA para la fabricación en volumen de nodos avanzados ya en 2030, pero en ese momento solo habrá máscaras de 6 pulgadas disponibles: los chips de IA de gran superficie tendrán que seguir con el stitching o evitar ese tamaño desde el propio diseño. Hasta que los sistemas de 12 pulgadas entren realmente en producción pasarán otros tres años. Durante ese periodo, la estructura de costes de la categoría de chips más cara —tarjetas de entrenamiento, bases HBM de gran capacidad, aceleradores con dies muy grandes— no cambiará por esta colaboración.
Para la cadena industrial doméstica de China, el significado de esta noticia es más indirecto. En cuanto la máscara de 12 pulgadas se convierta en la configuración estándar del High NA, el umbral técnico de la fabricación, inspección y reparación de máscaras subirá un peldaño, mientras que el avance de la nacionalización en estos eslabones ya iba por detrás del interés público en torno a la propia litografía.
Fuentes: comunicado oficial de ASML, CocoLoop, diario neerlandés NRC; los tres hitos temporales y las dos citas siguen el comunicado de ASML, y ninguna de las dos partes ha divulgado la magnitud del ahorro de costes.