Em 8 de setembro, TSMC e ASML anunciaram uma parceria setorial para migrar as fotomáscaras usadas nos sistemas High NA EUV do formato atual de 6 polegadas para 12 polegadas. Os objetivos foram declarados com clareza: aumentar o rendimento dos equipamentos, reduzir o custo de fabricação de chips e eliminar a limitação do stitching.
O cronograma tem três marcos. Em 2030, a TSMC planeja usar o High NA na fabricação de alto volume de nós avançados; em 2031, será montada uma linha piloto para máscaras de 12 polegadas; em 2033, os sistemas de litografia High NA de 12 polegadas entrarão na produção de nós avançados.
O que é a limitação do stitching
O ponto de partida técnico dessa história é que o campo de exposição das máquinas High NA é metade do tamanho da geração anterior.
A abertura numérica elevada para 0,55 traz maior resolução, mas tem como custo a redução pela metade da área coberta em cada exposição. Isso afeta pouco chips como os SoCs de smartphones, mas é um problema real para aceleradores de IA, cuja área muitas vezes se aproxima ou ultrapassa o limite da máscara: o chip precisa ser dividido em duas partes, expostas separadamente e depois unidas — o chamado stitching. Esse processo introduz erros de alinhamento e torna tanto o design quanto o rendimento (yield) mais complexos.
A máscara de 12 polegadas amplia a área utilizável, o que empurra essa limitação para mais adiante. O presidente e CEO da ASML, Christophe Fouquet, descreveu no comunicado um caminho gradual:
"We expect High NA EUV adoption to gradually increase, first using existing 6-inch masks, followed by further support from 12-inch masks."
Já a declaração do presidente e CEO da TSMC, C.C. Wei, concentrou-se na parceria em si — em linhas gerais, a ideia de que a colaboração do setor pode abrir possibilidades que uma única empresa não conseguiria alcançar sozinha ao resolver problemas complexos.
Como fica a conta
Mudar o formato da máscara não é tão simples quanto trocar uma placa de vidro. Substrato da máscara, equipamentos de gravação, equipamentos de inspeção e reparo, caixas de retículas (reticle pods) e os mecanismos de transporte dentro das máquinas — toda a cadeia de fornecimento precisa ser refeita, o que explica por que a linha piloto só chega em 2031.
A economia vem de duas frentes. Uma é a redução nos custos de design e de rendimento (yield) com o fim do stitching, mais evidente nos chips maiores; a outra é o rendimento dos equipamentos, já que o mesmo número de exposições cobre uma área maior, reduzindo o tempo de máquina por wafer. Com base nas informações públicas disponíveis, nenhum dos dois lados apresentou números concretos para essas reduções — nem a ASML nem a TSMC quantificaram os ganhos.
O período a observar são os três anos entre 2030 e 2033 (calculado, grosso modo, pela diferença entre os dois marcos anunciados). A TSMC diz que já em 2030 usará o High NA na produção em massa de nós avançados, mas nessa época só haverá máscaras de 6 polegadas disponíveis — os chips de IA de grande área terão de continuar com o stitching ou evitar esse tamanho já no design. Só três anos depois é que os sistemas de 12 polegadas realmente entrarão em produção. Nesse período, a estrutura de custos da categoria mais cara de chips — placas de treinamento, bases de HBM de alta capacidade, aceleradores com dies muito grandes — não vai mudar por causa dessa parceria.
Para a cadeia industrial doméstica da China, o significado dessa notícia é mais indireto. Assim que a máscara de 12 polegadas se tornar a configuração padrão do High NA, o patamar técnico exigido nas etapas de fabricação, inspeção e reparo de máscaras vai subir um degrau — e o ritmo de nacionalização dessas etapas já era mais lento do que o interesse público em torno da própria litografia.
Fontes: comunicado oficial da ASML, CocoLoop, jornal holandês NRC; os três marcos temporais e as duas citações seguem o comunicado da ASML, e a redução de custos não foi divulgada por nenhum dos dois lados.