Le 8 septembre, TSMC et ASML ont annoncé le lancement d'une collaboration sectorielle visant à faire passer les photomasques utilisés par les systèmes High NA EUV du format actuel de 6 pouces à 12 pouces. Les objectifs sont clairement énoncés : augmenter le rendement des équipements, réduire le coût de fabrication des puces et supprimer la contrainte du stitching.
Le calendrier comporte trois étapes. En 2030, TSMC prévoit de déployer le High NA en production de grand volume sur les nœuds avancés ; en 2031, une ligne pilote pour les masques de 12 pouces sera mise en place ; en 2033, les systèmes de lithographie High NA à masques de 12 pouces entreront en production sur les nœuds avancés.
En quoi consiste la contrainte du stitching
Le point de départ technique de cette annonce est que le champ d'exposition des machines High NA est deux fois plus petit que celui de la génération précédente.
L'ouverture numérique, portée à 0,55, apporte une résolution plus fine, mais au prix d'une surface couverte par exposition réduite de moitié. L'impact reste limité pour des puces comme les SoC de smartphones, mais devient significatif pour les accélérateurs IA, dont la surface avoisine voire dépasse souvent la limite du masque : la puce doit alors être découpée en deux parties, exposées séparément puis assemblées — c'est ce qu'on appelle le stitching. Cette opération introduit des erreurs d'alignement et complique à la fois la conception et le rendement (yield).
Le masque de 12 pouces agrandit la surface exploitable, ce qui revient à repousser cette contrainte. Le président et CEO d'ASML, Christophe Fouquet, a présenté dans le communiqué une trajectoire progressive :
"We expect High NA EUV adoption to gradually increase, first using existing 6-inch masks, followed by further support from 12-inch masks."
De son côté, la déclaration du président et CEO de TSMC, C.C. Wei, portait davantage sur la collaboration elle-même — l'idée que lorsque l'industrie unit ses forces pour résoudre un problème complexe, cela ouvre des possibilités qu'une seule entreprise ne pourrait atteindre seule.
Comment se décompose le calcul économique
Changer le format d'un masque n'est pas aussi simple que de remplacer une plaque de verre. Le substrat du masque, les équipements d'écriture, les équipements d'inspection et de réparation, les boîtiers de réticules et les mécanismes de transport à l'intérieur des machines : toute la chaîne d'approvisionnement associée doit être refaite, ce qui explique pourquoi la ligne pilote n'arrivera qu'en 2031.
Les économies proviennent de deux sources. D'une part, les coûts de conception et de rendement économisés grâce à la disparition du stitching, un effet particulièrement marqué sur les grandes puces ; d'autre part, le rendement des équipements, puisque le même nombre d'expositions couvre une surface plus grande, ce qui réduit le temps machine par plaquette. Selon les informations publiques disponibles, ni ASML ni TSMC n'ont communiqué de chiffres concrets pour ces deux gains.
Ce qu'il faut surveiller, ce sont les trois années entre 2030 et 2033 (calcul approximatif à partir de la différence entre les deux échéances annoncées). TSMC affirme vouloir utiliser le High NA pour la production de grand volume sur les nœuds avancés dès 2030, mais à cette date, seuls les masques de 6 pouces seront disponibles : les puces IA de grande surface devront soit continuer à recourir au stitching, soit contourner ce format dès la conception. Il faudra encore trois ans avant que les systèmes de 12 pouces n'entrent réellement en production. Pendant cette période, la structure de coûts de la catégorie de puces la plus chère — cartes d'entraînement, socles HBM de grande capacité, accélérateurs à très grands dies — ne sera pas modifiée par cette collaboration.
Pour la chaîne industrielle domestique chinoise, la portée de cette annonce est plus indirecte. Une fois que le masque de 12 pouces deviendra la configuration standard du High NA, le seuil technique des étapes de fabrication, d'inspection et de réparation des masques montera d'un cran, alors que la progression de la localisation dans ces maillons était déjà en retard par rapport à l'attention publique portée à la lithographie elle-même.
Sources : communiqué officiel d'ASML, CocoLoop, quotidien néerlandais NRC ; les trois échéances et les deux citations reprennent le communiqué d'ASML, l'ampleur de la baisse des coûts n'ayant été divulguée par aucune des deux parties.