Auf einem Halbleitersymposium in Shanghai stellte Huawei heute das Tau Scaling Law vor, ein neues Chipdesign-Prinzip, das sich auf die Datenbewegungsgeschwindigkeit im Chip konzentriert, nicht auf die Miniaturisierung von Transistoren. Die dazugehörige Architektur, LogicFolding, ordnet die internen Verbindungen des Chips neu, um Signalwege zu verkürzen. Der erste Chip, der diese Architektur übernimmt, wird die Kirin-Serie sein, die für Ende 2025 erwartet wird.
Der eigentliche Hintergrund
Die USA beschränken Huaweis Zugang zu EUV-Lithografie-Maschinen, sodass das Unternehmen nicht dem Standardpfad "X nm → X-2 nm" folgen kann. Ein Vergleich der aktuellen stabilen Massenproduktionsknoten zeigt die Lücke:
- TSMC: 2 nm (in Massenproduktion, 1,4 nm für 2028 geplant)
- Samsung: 2 nm
- Intel: 18A (entspricht etwa 1,8 nm)
- Huawei/SMIC: 7 nm
Huawei liegt etwa drei Generationen zurück. Anstatt konventionell aufzuholen, setzte He Tingbo, Präsident von Huaweis Halbleitersparte und Leiter des geheimen Chip-Projekts, ein Ziel: innerhalb von fünf Jahren eine "äquivalente 1,4-nm-Transistordichte" zu erreichen. Das Schlüsselwort ist "äquivalent" — nicht tatsächlich mit EUV 1,4 nm zu ätzen, sondern eine ähnliche Leistungsdichte auf andere Weise zu erzielen.
Was ist LogicFolding?
Omdia-Analyst He Hui fasste zusammen:
"Anstatt sich ausschließlich auf kleinere Transistoren zu verlassen, konzentriert sich das Unternehmen auf die Verkürzung von Verbindungen, die Reduzierung von Latenzen und die Verbesserung der Datenbewegung im Chip."Dieser Ansatz ist in der Wissenschaft nicht neu — 3D-Stapelung, Chiplet-Packaging und Near-Memory-Computing verfolgen ähnliche Ideen. Aber Huawei erhebt ihn von Punktoptimierungen zu einem "Gesetz" — einem Paradigma für alle SoC-Designs der nächsten fünf Jahre. He Tingbo enthüllte auch, dass Huawei in den letzten sechs Jahren 381 Chips nach diesen Prinzipien entworfen und in Massenproduktion gebracht hat. LogicFolding ist also keine PPT-These, sondern eine bereits erprobte Methodik, die nun systematisiert und im gesamten Ökosystem verbreitet wird.
Kirin als erster Prüfstein
Die Ende des Jahres erscheinende Kirin-Serie wird das erste Produkt mit dem LogicFolding-Label sein. Mobile SoCs unterliegen den stärksten Einschränkungen durch das Dreieck aus Leistung, Fläche und Performance, was sie ideal für die Validierung der neuen Architektur macht. Wenn LogicFolding Signalwege verkürzen und den Stromverbrauch senken kann, könnte die Leistung selbst auf dem gleichen 7-nm-Prozess einen Sprung machen. Bei Erfolg könnte die Ascend-Linie für KI-Training/Inferenz folgen und die Wirkung vergrößern.
Verbindung zu DeepSeek
Letzte Woche senkte DeepSeek die API-Preise für V4-Pro dauerhaft um 75%, ermöglicht durch die V4-Serie, die von Anfang an auf Ascend 950 lief und NVIDIA umging. Wenn Tau Scaling Law in fünf Jahren eine äquivalente 1,4-nm-Dichte erreicht, könnte die nächste Ascend-Generation in der Rechendichte mit NVIDIAs Blackwell-Nachfolger mithalten. Das würde es heimischen großen Modellen wie DeepSeek, Qwen und Zhipu ermöglichen, zu skalieren und Kosten zu senken, und die "Hardware-Lücke"-Angst lindern, die Chinas KI-Industrie plagt. NVIDIA-CEO Jensen Huang räumte kürzlich ein: "Wir haben diesen Markt im Wesentlichen ihnen überlassen." Vor zwei Jahren wäre eine solche Aussage undenkbar gewesen.
Herausforderungen vor der Umsetzung
LogicFolding steht vor drei großen Hürden:
- EDA-Tools. Das Design von Chips mit nicht-traditioneller Geometrie wird von bestehenden Cadence/Synopsys-Tools möglicherweise nicht unterstützt. Huawei muss entweder eigene entwickeln oder mit heimischen EDA-Firmen zusammenarbeiten — eine Herausforderung, die in der EDA-Branche seit Jahren diskutiert wird.
- Wärmemanagement. Engere Verdrahtung erhöht die Wärmedichte. In Hochlast-Rechenzentren ist effektive Kühlung entscheidend; ohne sie bleibt die äquivalente 1,4-nm-Dichte ein Konzept auf Folien.
- Wirtschaftlichkeit der Massenproduktion. Huawei hat keine Angaben zu Waferkosten, Ausbeute oder Hochlaufkurven für die äquivalente Dichte gemacht. Ein funktionierender Demo ist weit entfernt von einer Auslieferung in großem Maßstab.
Huawei hat eine Fünfjahres-Roadmap vorgelegt. Aber die Roadmap selbst zeigt, dass die chinesische Halbleiterindustrie einen Weg gefunden hat, der ohne EUV auskommt, und diesen nun in die Wertschöpfungskette drückt. Der wahre Test wird die Kirin-Einführung Ende des Jahres sein — egal wie elegant die Architektur, am Ende zählt der Chip.
Quellen: CocoLoop, China's Huawei reveals chip design breakthrough amid US sanctions (Rappler); Huawei reveals chip design breakthrough amid US sanctions (Free Malaysia Today); Huawei Unveils Major Chip Design Breakthrough as China Pushes Past US Sanctions (Modern Diplomacy); Nvidia says it has 'largely conceded' China's AI chip market to Huawei (CNBC)