Huawei chuyển hướng thiết kế chip gập, Kirin ra mắt cuối năm

Tại hội thảo bán dẫn ở Thượng Hải hôm nay, Huawei đã công bố Tau Scaling Law, một nguyên tắc thiết kế chip mới tập trung vào tốc độ di chuyển dữ liệu trong chip thay vì thu nhỏ bóng bán dẫn. Kiến trúc đi kèm, LogicFolding, sắp xếp lại các kết nối bên trong chip để rút ngắn đường dẫn tín hiệu. Chip đầu tiên áp dụng kiến trúc này là dòng Kirin dự kiến ra mắt vào cuối năm 2025.

Bối cảnh thực sự

Mỹ hạn chế Huawei tiếp cận máy quang khắc EUV, khiến công ty không thể đi theo lộ trình node tiêu chuẩn "X nm → X-2 nm". So sánh các node sản xuất hàng loạt hiện tại cho thấy khoảng cách:

  • TSMC: 2 nm (đã sản xuất hàng loạt, 1,4 nm dự kiến năm 2028)
  • Samsung: 2 nm
  • Intel: 18A (tương đương ~1,8 nm)
  • Huawei/SMIC: 7 nm

Huawei tụt lại khoảng ba thế hệ. Thay vì cố gắng bắt kịp theo cách thông thường, He Tingbo, chủ tịch mảng bán dẫn của Huawei và là người đứng đầu dự án chip bí mật, đã đặt mục tiêu: đạt "mật độ bóng bán dẫn tương đương 1,4 nm" trong vòng 5 năm. Từ khóa là "tương đương" — không phải thực sự dùng EUV để khắc 1,4 nm, mà đạt được mật độ hiệu năng tương đương thông qua các phương tiện khác.

LogicFolding là gì?

Nhà phân tích He Hui của Omdia tóm tắt:

"Thay vì chỉ phụ thuộc vào các bóng bán dẫn nhỏ hơn, công ty tập trung vào việc rút ngắn kết nối, giảm độ trễ và cải thiện việc di chuyển dữ liệu bên trong chip."
Cách tiếp cận này không mới trong giới học thuật — xếp chồng 3D, đóng gói chiplet và tính toán gần bộ nhớ đều khám phá những ý tưởng tương tự. Nhưng Huawei nâng nó từ tối ưu hóa điểm lên thành "định luật" — một mô hình cho tất cả các thiết kế SoC trong 5 năm tới. He Tingbo cũng tiết lộ rằng trong 6 năm qua, Huawei đã thiết kế và sản xuất hàng loạt 381 chip sử dụng các nguyên tắc này, nghĩa là LogicFolding đã là một phương pháp luận đã được kiểm chứng, nay được hệ thống hóa và đẩy ra toàn bộ hệ sinh thái.

Kirin là thử nghiệm đầu tiên

Dòng Kirin ra mắt cuối năm nay sẽ là sản phẩm đầu tiên mang nhãn LogicFolding. SoC di động bị ràng buộc chặt chẽ nhất bởi tam giác công suất, diện tích và hiệu năng, khiến nó trở thành kịch bản lý tưởng để kiểm chứng kiến trúc mới. Nếu LogicFolding có thể rút ngắn đường dẫn tín hiệu và giảm tiêu thụ điện năng, hiệu năng có thể tăng vọt ngay cả trên cùng tiến trình 7 nm. Nếu thành công, dòng chip AI Ascend có thể theo sau, mở rộng tác động.

Liên kết với DeepSeek

Tuần trước, DeepSeek đã vĩnh viễn cắt giảm 75% giá API V4-Pro, nhờ dòng V4 ngay từ giai đoạn thiết kế đã chạy trên Ascend 950, né tránh NVIDIA. Nếu Tau Scaling Law đạt mật độ tương đương 1,4 nm trong 5 năm, thế hệ Ascend tiếp theo có thể sánh ngang với sản phẩm kế nhiệm Blackwell của NVIDIA về mật độ tính toán. Khi đó, các mô hình lớn nội địa như DeepSeek, Qwen và Zhipu có thể mở rộng quy mô và giảm chi phí, làm dịu nỗi lo "khoảng cách phần cứng" vốn ám ảnh ngành AI Trung Quốc. CEO NVIDIA Jensen Huang gần đây đã thừa nhận: "Chúng tôi thực sự đã nhường thị trường đó cho họ." Hai năm trước, tuyên bố như vậy là không thể tưởng tượng nổi.

Thách thức phía trước

LogicFolding phải đối mặt với ba rào cản chính:

  • Công cụ EDA. Thiết kế chip với hình học phi truyền thống có thể không được hỗ trợ bởi các công cụ Cadence/Synopsys hiện có. Huawei có thể phải tự phát triển hoặc hợp tác với các công ty EDA nội địa — một thách thức mà ngành EDA đã thảo luận trong nhiều năm.
  • Tản nhiệt. Dây dẫn dày đặc hơn làm tăng mật độ nhiệt. Trong các trung tâm dữ liệu tải cao, làm mát hiệu quả là rất quan trọng; nếu không, mật độ tương đương 1,4 nm chỉ là khái niệm trên slide.
  • Tính kinh tế sản xuất hàng loạt. Huawei chưa công bố chi phí wafer, tỷ lệ đạt yêu cầu hay đường cong tăng trưởng cho mật độ tương đương. Một bản demo thành công còn xa với việc xuất xưởng quy mô lớn.

Huawei đã trình bày một lộ trình 5 năm. Nhưng bản thân lộ trình đó đã cho thấy ngành bán dẫn Trung Quốc đã tìm ra một con đường không cần EUV và đang đẩy nó xuống hạ nguồn. Thử thách thực sự sẽ là sự ra mắt của Kirin vào cuối năm nay — dù kiến trúc có đẹp đến đâu, cuối cùng chip mới là thứ quyết định.

Nguồn: CocoLoop, China's Huawei reveals chip design breakthrough amid US sanctions (Rappler); Huawei reveals chip design breakthrough amid US sanctions (Free Malaysia Today); Huawei Unveils Major Chip Design Breakthrough as China Pushes Past US Sanctions (Modern Diplomacy); Nvidia says it has 'largely conceded' China's AI chip market to Huawei (CNBC)