En un simposio de semiconductores en Shanghái, Huawei presentó la Tau Scaling Law, un nuevo principio de diseño de chips que se centra en la velocidad de movimiento de datos dentro del chip, en lugar de la miniaturización de transistores. La arquitectura complementaria, LogicFolding, reorganiza las conexiones internas del chip para acortar las rutas de señal. El primer chip en adoptar esta arquitectura será la serie Kirin, prevista para finales de 2025.
El Contexto Real
EE.UU. restringe el acceso de Huawei a las máquinas de litografía EUV, impidiendo que la empresa siga la ruta estándar de nodos "X nm → X-2 nm". Una comparación de los nodos actuales de producción en masa estable muestra la brecha:
- TSMC: 2 nm (producción en masa, 1,4 nm planeado para 2028)
- Samsung: 2 nm
- Intel: 18A (equivalente a ~1,8 nm)
- Huawei/SMIC: 7 nm
Huawei está aproximadamente tres generaciones atrás. En lugar de intentar alcanzarlas de forma convencional, He Tingbo, presidente del negocio de semiconductores de Huawei y jefe del proyecto secreto de chips, fijó un objetivo: lograr una "densidad de transistores equivalente a 1,4 nm" en cinco años. La palabra clave es "equivalente" — no usando EUV para grabar 1,4 nm, sino logrando una densidad de rendimiento similar por otros medios.
¿Qué es LogicFolding?
El analista de Omdia, He Hui, resumió:
"En lugar de depender únicamente de transistores más pequeños, la empresa se centra en acortar las interconexiones, reducir la latencia y mejorar el movimiento de datos dentro del chip."Este enfoque no es nuevo en el mundo académico — el apilamiento 3D, el empaquetado chiplet y la computación cercana a la memoria exploran ideas similares. Pero Huawei lo eleva de optimizaciones puntuales a una "ley" — un paradigma para todos los diseños de SoC durante los próximos cinco años. He Tingbo también reveló que en los últimos seis años, Huawei ha diseñado y producido en masa 381 chips utilizando estos principios, lo que significa que LogicFolding ya es una metodología probada, ahora sistematizada y difundida por todo el ecosistema.
Kirin como Primera Prueba
La serie Kirin que se lanzará a finales de este año será el primer producto con la etiqueta LogicFolding. Los SoC móviles son los más restringidos por el triángulo de potencia, área y rendimiento, lo que los hace ideales para validar la nueva arquitectura. Si LogicFolding puede acortar las rutas de señal y reducir el consumo de energía, el rendimiento podría dar un salto incluso en el mismo proceso de 7 nm. Si tiene éxito, la línea de chips de IA Ascend podría seguir, ampliando el impacto.
Vínculo con DeepSeek
La semana pasada, DeepSeek redujo permanentemente los precios de la API V4-Pro en un 75%, posible gracias a que la serie V4 desde el diseño se ejecuta en Ascend 950, evitando a NVIDIA. Si Tau Scaling Law logra una densidad equivalente a 1,4 nm en cinco años, la próxima generación de Ascend podría igualar a los sucesores de Blackwell de NVIDIA en densidad computacional. Eso permitiría a los grandes modelos nacionales como DeepSeek, Qwen y Zhipu escalar y reducir costos, aliviando la ansiedad de la "brecha de hardware" que ha afectado a la industria de IA china. El CEO de NVIDIA, Jensen Huang, reconoció recientemente: "Realmente hemos cedido ese mercado a ellos." Hace dos años, tal declaración habría sido impensable.
Desafíos por Delante
LogicFolding enfrenta tres grandes obstáculos:
- Herramientas EDA. El diseño de chips con geometría no tradicional puede no ser compatible con las herramientas existentes de Cadence/Synopsys. Huawei podría necesitar desarrollar las suyas propias o colaborar con empresas nacionales de EDA — un desafío que la industria EDA ha discutido durante años.
- Gestión térmica. El cableado más denso aumenta la densidad térmica. En centros de datos de alta carga, la refrigeración eficaz es crucial; sin ella, la densidad equivalente a 1,4 nm sigue siendo un concepto en diapositivas.
- Economía de producción en masa. Huawei no ha revelado costos de oblea, rendimiento ni curvas de ramp para la densidad equivalente. Un demo funcional está lejos del envío a gran escala.
Huawei ha presentado una hoja de ruta de cinco años. Pero la hoja de ruta en sí misma indica que los semiconductores chinos han encontrado un camino que no requiere EUV y lo están impulsando hacia aguas abajo. La verdadera prueba será el lanzamiento de Kirin a finales de este año — por más elegante que sea la arquitectura, al final el chip es el que habla.
Fuentes: CocoLoop, China's Huawei reveals chip design breakthrough amid US sanctions (Rappler); Huawei reveals chip design breakthrough amid US sanctions (Free Malaysia Today); Huawei Unveils Major Chip Design Breakthrough as China Pushes Past US Sanctions (Modern Diplomacy); Nvidia says it has 'largely conceded' China's AI chip market to Huawei (CNBC)