北大系晶片公司寒序科技發表了一套推論運算架構，名字叫 uHBM 和 uLPU。第一代 uHBM 給出的晶片內權重讀出帶寬設計值是 24 TB/s，搭配的 uLPU 則鎖定 4B 參數的多模態骨幹模型，Decode 階段目標是超過 2000 Tokens/s。
這家公司 2023 年 8 月成立，由北京大學應用磁學中心孵化而出，在中國大陸做 MRAM 磁運算的團隊裡算是最早一批。
把權重釘死在晶片上
大模型推論分成 Prefill 和 Decode 兩段，前者吃運算力，後者吃帶寬。每吐一個 token，晶片都得把整套模型權重從記憶體搬進運算單元一趟，GPU 上的 HBM 就是為這段搬運服務的。帶寬愈大，token 吐得愈快。
寒序的做法是把這趟搬運直接取消。模型權重常駐在 Persistent MRAM 陣列裡，矩陣向量運算在同一片矽晶上完成，晶片外只傳低維度的激活向量。MRAM 是非揮發性記憶體，斷電權重也不會消失，不需要每次重新載入；把運算單元貼著儲存陣列排布，「讀出帶寬」這項指標就從晶片間匯流排的問題，變成晶片內布線的問題——24 TB/s 這個量級，在晶片外匯流排上短期內看不到。
驗證晶片 SpinPU-ED01 已經回片，公開資料給出的參數是 120 個 MRAM Bank，實測晶片內存取帶寬密度 0.105 TB/(mm²·s)，已通過第三方檢測與 24 小時連續穩定運行測試。
4B 這個數字劃了邊界
uLPU 的效能目標寫的是 4B 多模態骨幹模型，這個尺寸挑得有講究。權重常駐晶片上的前提是晶片上裝得下，MRAM 陣列的容量直接決定了能跑多大的模型。粗略估算，4B 參數用 INT8 存放大約需要 4 GB，已經逼近現行製程下單顆晶片能塞進的量級。
所以這條路線天生指向終端裝置與小模型。寒序公布的產品路線裡，邊緣端形態是與 NPU 協同、鎖定機器人；雲端形態則靠 UCIe 晶粒間擴展、112G/224G SerDes 把多顆晶片連起來，用堆疊換容量。路線圖從 uHBM-Die 一路鋪到 uLPU-Chip、Module，再到 2U Tray 與整機 Rack，看起來完整，但每一級都得重新解決互連損耗與散熱問題。
設計值與流片之間
需要說清楚的是，24 TB/s 與 2000 Tokens/s 目前都是架構設計值，尚未經量產流片實測，答案要等第一代產品回片才會揭曉。
這層差異在國產晶片的敘事裡常被抹平。設計值反映的是架構上限，實測值反映的是製程、良率、時序收斂之後還剩下多少，中間的折扣可大可小，過去的案例從三成到七成都有。
寒序踩中的時機不差。HBM 產能被幾家大廠鎖死，中國廠商拿貨困難，繞開 HBM 做推論已經是明確的需求。Groq 用 SRAM 換掉 HBM 走通過一次，代價是單卡容量小，得靠成百上千張卡組成叢集。MRAM 的密度比 SRAM 高，理論上單顆晶片能裝下更多權重，這正是寒序與 Groq 路線的分野所在。能不能兌現，仍然要看那顆還沒量產的晶片。
參考來源：寒序科技公開技術資料、科創板日報、CocoLoop、快科技；uHBM 帶寬設計值、Decode 吞吐目標與 SpinPU-ED01 的 Bank 數、帶寬密度已按公開口徑核對，其中帶寬與吞吐兩項均為架構設計值。